Conform rapoartelor, TSMC este pe cale să finalizeze cercetarea și dezvoltarea ambalajului de cipuri avansate la nivel de panou (PLP) și intenționează să înceapă producția la scară mică în jurul anului 2027.
Pentru a răspunde cererii de jetoane de inteligență artificială mai puternice, ambalajele avansate de cipuri la nivel de panou va folosi substraturi pătrate care pot găzdui mai mulți semiconductori în loc de substraturi circulare tradiționale de 300 mm.
Două surse au dezvăluit că prima generație de noua tehnologie de ambalare a TSMC va utiliza substraturi de 310mm x 310mm.Aceasta este mult mai mică decât dimensiunea de 510 mm x 515mm testate anterior de producătorii de cipuri, dar oferă totuși mai multă suprafață decât napolitane circulare tradiționale.
TSMC își accelerează progresul dezvoltării.Sursa a spus că compania construiește o linie de producție pilot în orașul Taoyuan, Taiwan, China, cu scopul de a începe producția la scară mică în jurul anului 2027.
Cel mai mare furnizor de ambalare și testare a cipurilor din lume, Riyueguang, a confirmat mai devreme că construiește o linie de ambalare a cipurilor la nivel de panou folosind substraturi de 600mm × 600mm.Cu toate acestea, când a aflat că dimensiunea de început a TSMC a fost relativ mică, a decis să construiască o altă linie de producție de încercare în Kaohsiung, cu aceeași dimensiune ca TSMC.
Ambalajul cipului a fost considerat cândva că are cerințe tehnice mai mici decât producția de cipuri.Cu toate acestea, pentru jetoanele de calcul al inteligenței artificiale, metodele avansate de ambalare, cum ar fi tehnologia de ambalare a cipurilor TSMC Cowos, au devenit acum la fel de importante ca și fabricarea cipurilor.Acest lucru se datorează faptului că tehnologia avansată de ambalare poate integra GPU -urile, CPU și memoria de lățime de bandă mare (HBM) într -un singur supercomputer, cum ar fi Nvidia's Blackwell.Broadcom, Amazon, Google și AMD se bazează, de asemenea, pe tehnologia Cowos TSMC pentru a -și satisface nevoile de ambalare a cipurilor.
